DIALOG(R)File 347:JAPIO (c) 2003 JPO & JAPIO. All rts. resery.

02464658 **Image available** MULTI-CPU CONTROLLING SYSTEM

PUB. NO.: 63-081558 [JP 63081558 A] PUBLISHED: April 12, 1988 (19880412)

INVENTOR(s): SANADA TSUTOMU

APPLICANT(s): TOSHIBA CORP [000307] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.: 61-226736 [JP 86226736] FILED: September 25, 1986 (19860925)

ABSTRACT

PURPOSE: To attain the flexible applications by providing a mode control register and changing the connection system of two microprocessors programmably so as to effectively utilize the performance of the processors.

CONSTITUTION: The mode control register 4 is constituted to be accessed from both the processors 1, 6 and when the operating system is operated on the processor of a CPU 1, a CPU 2 acts like a sub-processor, a local memory 8 is used to control a screen control section 9, and the information of the CPU1(1) and CPU2(6) is converted by a common memory 3. The mode control register 4 is accessed by the program of the CPU1 to change the mode, then a driver/ receiver 5 is made ineffective, a driver/receiver 11 is made effective, a bus 7 of the CPU2 is connected to the system 12 and the CPU2(6) accesses a main memory 13 and an input/output device 14. In this mode, the CPU1(1) is inoperative and the control of the entire system is executed by the CPU2(6).

BEST AVAILABLE COPY

⑩日本目特許庁(JP)

⑩特許出願公開

. @ 公 開 特 許 公 報 (A)

昭63-81558

@Int_Cl_4

識別記号

庁内整理番号

@公開 昭和63年(1988)4月12日

G 06 F 15/16

4 2 0 4 0 0 2116-5B 2116-5B

審査請求 未請求 発明の数 1 (全3頁)

49発明の名称

マルチCPU制御方式

到特 頤 昭61-226736

金出 願 昭61(1986)9月25日

⑦発 明 者 真 田

勉 東京都青梅市末広町2丁目9番地 株式会社東芝青梅工場

内

加出願人 株式会社東芝

神奈川県川崎市幸区堀川町72番地

②代 理 人 并理士 鈴江 武彦 外2名

明 細 音

1. 発明の名称

マルチCPU制御方式

2. 持許請求の範囲

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明はマイクロプロセッサが持つ性能を有効に使用することの出来るマルチCPU制御方式に関する。

(従来の技術)

従来、機能分数の観点より複数のマイクロプロセッサを用いシステム性能を向上させる方式がいくつかある。その多くは1つがメインプロセッサとして動作、他の1つはサブプロセッサとして、例えば画面制御等、専用プロセッサとして機能するものである。

(発明が解決しようとする問題点)

近年、半導体技術の選歩に伴ないマイクロブ

TEST AVAILABLE (

ロセッサの性能も格段に向上しているにもかかわらず、上記機能分散システムにおいては、メインとなるプロセッサは別として、サブとなるプロセッサが持つ性能を充分に生かしているとは言い難く、又、柔軟性のある使い方が出来なかった。

本発明は上記事情に鑑みてなされたものであり、 プロセッサが持つ性能を有効に活用しつつ、柔軟 性のある使用法を実現するマルチCPU制御方式 を設供することを目的とする。

[発明の構成]

(問題点を解決するための手段)

本発明は2つのマイクロブロセッサの接続方式をプログラマブルに変え、マイクロブセッサが持つ性能を有効に利用すると共に、システムの機能拡張を容易に実現するものである。

このため、従来この程システムが持つコンポー ネントに更にシステムに接続されるマイクロプロ セッサによりアクセスがなされ、その動作モード が設定されるモード制御レジスタを付加し、更に、 マイクロプロセッサが持つそれぞれのパスとはド

カデバィスをアクセス出来る。

尚、モード制御レジスタはシステムに接続される全てのマイクロプロセッサによってもアクセスすることが出来、両モードをプログラマブルに切替えられる。

本発明方式によりシステムに異なるマイクロプロセッサが接続されていた場合には1システムにて複数のオペレーティングシステムを動作させることが出来る。

(実施例)

以下、図面を使用して本発明実施例について詳細に説明する。

ライパ/レシーパを介してシステムパスを接続することによりモード制御レジスタに設定された内容に従がいいずれか一方のドライパ/レシーバを一有効とし、いずれか一方のマイクロプロセッサを … メインとして機能させる構成としたものである。

(作用)

6 の両方からアクセスできる構成となっている。 5 はCPU1のパス2のドライバ/レシーバ(D /R)である。 6 は他方のプロセッサ(CPU2) であり、 7 はそのパス、 8 はCPU2用のローカルメモリである。 9 . 10はそれぞれ 雪面制御部と 表示 袋酸(CRT)である。 11はCPU2 が持っ パス1のドライバ/レシーバ(D/R)である。 12はシステムパスであり、主メモリ13人出力袋置 14が袋袋される。

以下、従来例と対比しながら本発明実施例の動作について詳細に説明する。

従来は第2図に示すようにCPU1はメインプロセッサとしていた。カペレーティングシステム(OS)箱のCPU1上で動作する。CPU1の負を軽減するために、例えば画面制御などはの明用サブロセッサCPU2(6)に任せ、その間の情報はコモンメモリ5で行なわれていた。近季の情報はお良に向上したが、従来の方式ではサブロセッサ6は画面制御など専用プロセッサ6は画面制御など専用プロセッサ6

みに従事し、性能は生かしきっていなかったこと は上述したとおりである。

第1 図は本発明実施例である初期状態のとき、モード制御レジスタ4 は C P U 1 モードとなっており、このモードではドライバ/レシーパ 5 が有効となり、 C P U 1 のバス 2 がシステムパス 12と接続されて C P U 1 が主メモリ 13入出力 14をアクセスする事ができる。

ることにより 2 つの O S を動かすといった柔軟性のある使い方が可能となる。

4. 図面の簡単な説明

第 1 図は本発明の実施例を示すブロック図、 第 2 図は従来例を示すブロック図である。

1. 6 ··· プロセッサ (CPU) 、 2. 7 ··· CPUパス、 3 ··· コモンメモリ、 4 ··· モード制御 レジスタ、 8 ··· ローカルメモリ、 5 , 1 1 ··· ドラ イパノレシーパ、 1 2 ··· システムパス。

出题人代理人 弁理士 鈴江武彦

BEST AVAILABLE COPY

(1) は動させず全てのシステムの制御は C P U 2 (6) によって行なわれる。モード制御レジスタ4は C P U 2 (6) によってもアクセスする事ができ、両モードをプログラマブルに切り替えることができる。

尚、本発明方式により、 C P U 1 と C P U 2 が 異なるタイプのマイクロブセッサで構成されるな らば、 1 システムで 2 つの Ō S を動作させること もできる。

[発明の効果]

以上説明の様に本発明方式に従えば、モード1に関し、CPU1をメインとして動作させるととの方で、モード2に関し、CPU1を、モード2に関していまり、一方、モード2に関し、CPU1をCPUかない。とにより、もし、CPU1とCPUかない。イフの異なるOSを1つのシステムで動作させる

ことができる。このように機能分散をはかってシ

ステム性能の向上をねらいながらモードを切換え



